1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
|
; RUN: llc -mtriple=x86_64-unknown-unknown -mattr=+sse4.1,-avx < %s | FileCheck %s --check-prefix SSE41
; RUN: llc -mtriple=x86_64-unknown-unknown -mattr=+avx,-avx2 < %s | FileCheck %s --check-prefix AVX
define i32 @veccond128(<4 x i32> %input) {
entry:
%0 = bitcast <4 x i32> %input to i128
%1 = icmp ne i128 %0, 0
br i1 %1, label %if-true-block, label %endif-block
if-true-block: ; preds = %entry
ret i32 0
endif-block: ; preds = %entry,
ret i32 1
; SSE41: veccond128
; SSE41: ptest
; SSE41: ret
; AVX: veccond128
; AVX: vptest %xmm{{.*}}, %xmm{{.*}}
; AVX: ret
}
define i32 @veccond256(<8 x i32> %input) {
entry:
%0 = bitcast <8 x i32> %input to i256
%1 = icmp ne i256 %0, 0
br i1 %1, label %if-true-block, label %endif-block
if-true-block: ; preds = %entry
ret i32 0
endif-block: ; preds = %entry,
ret i32 1
; SSE41: veccond256
; SSE41: por
; SSE41: ptest
; SSE41: ret
; AVX: veccond256
; AVX: vptest %ymm{{.*}}, %ymm{{.*}}
; AVX: ret
}
define i32 @veccond512(<16 x i32> %input) {
entry:
%0 = bitcast <16 x i32> %input to i512
%1 = icmp ne i512 %0, 0
br i1 %1, label %if-true-block, label %endif-block
if-true-block: ; preds = %entry
ret i32 0
endif-block: ; preds = %entry,
ret i32 1
; SSE41: veccond512
; SSE41: por
; SSE41: por
; SSE41: por
; SSE41: ptest
; SSE41: ret
; AVX: veccond512
; AVX: vorps
; AVX: vptest %ymm{{.*}}, %ymm{{.*}}
; AVX: ret
}
define i32 @vectest128(<4 x i32> %input) {
entry:
%0 = bitcast <4 x i32> %input to i128
%1 = icmp ne i128 %0, 0
%2 = zext i1 %1 to i32
ret i32 %2
; SSE41: vectest128
; SSE41: ptest
; SSE41: ret
; AVX: vectest128
; AVX: vptest %xmm{{.*}}, %xmm{{.*}}
; AVX: ret
}
define i32 @vectest256(<8 x i32> %input) {
entry:
%0 = bitcast <8 x i32> %input to i256
%1 = icmp ne i256 %0, 0
%2 = zext i1 %1 to i32
ret i32 %2
; SSE41: vectest256
; SSE41: por
; SSE41: ptest
; SSE41: ret
; AVX: vectest256
; AVX: vptest %ymm{{.*}}, %ymm{{.*}}
; AVX: ret
}
define i32 @vectest512(<16 x i32> %input) {
entry:
%0 = bitcast <16 x i32> %input to i512
%1 = icmp ne i512 %0, 0
%2 = zext i1 %1 to i32
ret i32 %2
; SSE41: vectest512
; SSE41: por
; SSE41: por
; SSE41: por
; SSE41: ptest
; SSE41: ret
; AVX: vectest512
; AVX: vorps
; AVX: vptest %ymm{{.*}}, %ymm{{.*}}
; AVX: ret
}
define i32 @vecsel128(<4 x i32> %input, i32 %a, i32 %b) {
entry:
%0 = bitcast <4 x i32> %input to i128
%1 = icmp ne i128 %0, 0
%2 = select i1 %1, i32 %a, i32 %b
ret i32 %2
; SSE41: vecsel128
; SSE41: ptest
; SSE41: ret
; AVX: vecsel128
; AVX: vptest %xmm{{.*}}, %xmm{{.*}}
; AVX: ret
}
define i32 @vecsel256(<8 x i32> %input, i32 %a, i32 %b) {
entry:
%0 = bitcast <8 x i32> %input to i256
%1 = icmp ne i256 %0, 0
%2 = select i1 %1, i32 %a, i32 %b
ret i32 %2
; SSE41: vecsel256
; SSE41: por
; SSE41: ptest
; SSE41: ret
; AVX: vecsel256
; AVX: vptest %ymm{{.*}}, %ymm{{.*}}
; AVX: ret
}
define i32 @vecsel512(<16 x i32> %input, i32 %a, i32 %b) {
entry:
%0 = bitcast <16 x i32> %input to i512
%1 = icmp ne i512 %0, 0
%2 = select i1 %1, i32 %a, i32 %b
ret i32 %2
; SSE41: vecsel512
; SSE41: por
; SSE41: por
; SSE41: por
; SSE41: ptest
; SSE41: ret
; AVX: vecsel512
; AVX: vorps
; AVX: vptest %ymm{{.*}}, %ymm{{.*}}
; AVX: ret
}
|
