blob: 88eb5c07cc24e14c8eaf345fb6dbc31bdc0ff290 (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
427
428
429
430
431
432
433
434
435
436
437
438
439
440
441
442
443
444
445
446
447
448
449
450
451
452
453
454
455
456
457
458
459
460
461
462
463
464
465
466
467
468
469
470
471
472
473
474
475
476
477
478
479
480
481
482
483
484
485
486
487
488
489
490
491
492
493
494
495
496
497
498
499
500
501
502
503
504
505
506
507
508
509
510
511
512
513
514
515
516
517
518
519
520
521
522
523
524
525
526
527
528
529
530
531
532
533
534
535
536
537
538
539
540
541
542
543
544
545
546
547
548
549
550
551
552
553
554
555
556
557
558
559
560
561
562
563
564
565
566
567
568
569
570
571
572
573
574
575
576
577
578
579
580
581
582
583
584
585
586
587
588
589
590
591
592
593
594
595
596
597
598
599
600
601
602
603
604
605
606
607
608
609
610
611
612
613
614
615
616
617
618
619
620
621
622
623
624
625
626
627
628
629
630
631
632
633
634
635
636
637
638
639
640
641
642
643
644
645
646
647
648
649
650
651
652
653
654
655
656
657
658
659
660
661
662
663
664
665
666
667
668
669
670
671
672
673
674
675
676
677
678
679
680
681
682
683
684
685
686
687
688
689
690
691
692
693
694
695
696
697
698
699
700
701
702
703
704
705
706
707
708
709
710
711
712
713
714
715
716
717
718
719
720
721
722
723
724
725
726
727
728
729
730
731
732
733
734
735
736
737
738
739
740
741
742
743
744
745
746
747
748
749
750
751
752
753
754
755
756
757
758
759
760
761
762
763
764
765
766
767
768
769
770
771
772
773
774
775
776
777
778
779
780
781
782
783
784
785
786
787
788
789
790
791
792
793
794
795
796
797
798
799
800
801
802
803
804
805
806
807
808
809
810
811
812
813
814
815
816
817
818
819
820
821
822
823
824
825
826
827
828
829
830
831
832
833
834
835
836
837
838
839
840
841
842
843
844
845
846
847
848
849
850
851
852
853
854
855
856
857
858
859
860
861
862
863
864
865
866
867
868
869
870
871
872
873
874
875
876
877
878
879
880
881
882
883
884
885
886
887
888
889
890
891
892
893
894
895
896
897
898
899
900
901
902
903
904
905
906
907
908
909
910
911
912
913
914
915
916
917
918
919
920
921
922
923
924
925
926
927
928
929
930
931
932
933
934
935
936
937
938
939
940
941
942
943
944
945
946
947
948
949
950
951
952
953
954
955
956
957
958
959
960
961
962
963
964
965
966
967
968
969
970
971
972
973
974
975
976
977
978
979
980
981
982
983
984
985
986
987
988
989
990
991
992
993
994
995
996
997
998
999
1000
1001
1002
1003
1004
1005
1006
1007
1008
1009
1010
1011
1012
1013
1014
1015
1016
1017
1018
1019
1020
1021
1022
1023
1024
1025
1026
1027
1028
1029
1030
1031
1032
1033
1034
1035
1036
1037
1038
1039
1040
1041
1042
1043
1044
1045
1046
1047
1048
1049
1050
1051
1052
1053
1054
1055
1056
1057
1058
1059
1060
1061
1062
1063
1064
1065
1066
1067
1068
1069
1070
1071
1072
1073
1074
1075
1076
1077
1078
1079
1080
1081
1082
1083
1084
1085
1086
1087
1088
1089
1090
1091
1092
1093
1094
1095
1096
1097
1098
1099
1100
1101
1102
1103
1104
1105
1106
1107
1108
1109
1110
1111
1112
1113
1114
1115
1116
1117
1118
1119
1120
1121
1122
1123
1124
1125
1126
1127
1128
1129
1130
1131
1132
1133
1134
1135
1136
1137
1138
1139
1140
1141
1142
1143
1144
1145
1146
1147
1148
1149
1150
1151
1152
1153
1154
1155
1156
1157
1158
1159
1160
1161
1162
1163
1164
1165
1166
1167
1168
1169
1170
1171
1172
1173
1174
1175
1176
1177
1178
1179
1180
1181
1182
1183
1184
1185
1186
1187
1188
|
/*
* Common header file for blackfin family of processors.
*
*/
#ifndef _PORTMUX_H_
#define _PORTMUX_H_
#define P_IDENT(x) ((x) & 0x1FF)
#define P_FUNCT(x) (((x) & 0x3) << 9)
#define P_FUNCT2MUX(x) (((x) >> 9) & 0x3)
#define P_DEFINED 0x8000
#define P_UNDEF 0x4000
#define P_MAYSHARE 0x2000
#define P_DONTCARE 0x1000
int peripheral_request(unsigned short per, const char *label);
void peripheral_free(unsigned short per);
int peripheral_request_list(const unsigned short per[], const char *label);
void peripheral_free_list(const unsigned short per[]);
#include <asm/gpio.h>
#include <mach/portmux.h>
#ifndef P_SPORT2_TFS
#define P_SPORT2_TFS P_UNDEF
#endif
#ifndef P_SPORT2_DTSEC
#define P_SPORT2_DTSEC P_UNDEF
#endif
#ifndef P_SPORT2_DTPRI
#define P_SPORT2_DTPRI P_UNDEF
#endif
#ifndef P_SPORT2_TSCLK
#define P_SPORT2_TSCLK P_UNDEF
#endif
#ifndef P_SPORT2_RFS
#define P_SPORT2_RFS P_UNDEF
#endif
#ifndef P_SPORT2_DRSEC
#define P_SPORT2_DRSEC P_UNDEF
#endif
#ifndef P_SPORT2_DRPRI
#define P_SPORT2_DRPRI P_UNDEF
#endif
#ifndef P_SPORT2_RSCLK
#define P_SPORT2_RSCLK P_UNDEF
#endif
#ifndef P_SPORT3_TFS
#define P_SPORT3_TFS P_UNDEF
#endif
#ifndef P_SPORT3_DTSEC
#define P_SPORT3_DTSEC P_UNDEF
#endif
#ifndef P_SPORT3_DTPRI
#define P_SPORT3_DTPRI P_UNDEF
#endif
#ifndef P_SPORT3_TSCLK
#define P_SPORT3_TSCLK P_UNDEF
#endif
#ifndef P_SPORT3_RFS
#define P_SPORT3_RFS P_UNDEF
#endif
#ifndef P_SPORT3_DRSEC
#define P_SPORT3_DRSEC P_UNDEF
#endif
#ifndef P_SPORT3_DRPRI
#define P_SPORT3_DRPRI P_UNDEF
#endif
#ifndef P_SPORT3_RSCLK
#define P_SPORT3_RSCLK P_UNDEF
#endif
#ifndef P_TMR4
#define P_TMR4 P_UNDEF
#endif
#ifndef P_TMR5
#define P_TMR5 P_UNDEF
#endif
#ifndef P_TMR6
#define P_TMR6 P_UNDEF
#endif
#ifndef P_TMR7
#define P_TMR7 P_UNDEF
#endif
#ifndef P_TWI1_SCL
#define P_TWI1_SCL P_UNDEF
#endif
#ifndef P_TWI1_SDA
#define P_TWI1_SDA P_UNDEF
#endif
#ifndef P_UART3_RTS
#define P_UART3_RTS P_UNDEF
#endif
#ifndef P_UART3_CTS
#define P_UART3_CTS P_UNDEF
#endif
#ifndef P_UART2_TX
#define P_UART2_TX P_UNDEF
#endif
#ifndef P_UART2_RX
#define P_UART2_RX P_UNDEF
#endif
#ifndef P_UART3_TX
#define P_UART3_TX P_UNDEF
#endif
#ifndef P_UART3_RX
#define P_UART3_RX P_UNDEF
#endif
#ifndef P_SPI2_SS
#define P_SPI2_SS P_UNDEF
#endif
#ifndef P_SPI2_SSEL1
#define P_SPI2_SSEL1 P_UNDEF
#endif
#ifndef P_SPI2_SSEL2
#define P_SPI2_SSEL2 P_UNDEF
#endif
#ifndef P_SPI2_SSEL3
#define P_SPI2_SSEL3 P_UNDEF
#endif
#ifndef P_SPI2_SSEL4
#define P_SPI2_SSEL4 P_UNDEF
#endif
#ifndef P_SPI2_SSEL5
#define P_SPI2_SSEL5 P_UNDEF
#endif
#ifndef P_SPI2_SSEL6
#define P_SPI2_SSEL6 P_UNDEF
#endif
#ifndef P_SPI2_SSEL7
#define P_SPI2_SSEL7 P_UNDEF
#endif
#ifndef P_SPI2_SCK
#define P_SPI2_SCK P_UNDEF
#endif
#ifndef P_SPI2_MOSI
#define P_SPI2_MOSI P_UNDEF
#endif
#ifndef P_SPI2_MISO
#define P_SPI2_MISO P_UNDEF
#endif
#ifndef P_TMR0
#define P_TMR0 P_UNDEF
#endif
#ifndef P_TMR1
#define P_TMR1 P_UNDEF
#endif
#ifndef P_TMR2
#define P_TMR2 P_UNDEF
#endif
#ifndef P_TMR3
#define P_TMR3 P_UNDEF
#endif
#ifndef P_SPORT0_TFS
#define P_SPORT0_TFS P_UNDEF
#endif
#ifndef P_SPORT0_DTSEC
#define P_SPORT0_DTSEC P_UNDEF
#endif
#ifndef P_SPORT0_DTPRI
#define P_SPORT0_DTPRI P_UNDEF
#endif
#ifndef P_SPORT0_TSCLK
#define P_SPORT0_TSCLK P_UNDEF
#endif
#ifndef P_SPORT0_RFS
#define P_SPORT0_RFS P_UNDEF
#endif
#ifndef P_SPORT0_DRSEC
#define P_SPORT0_DRSEC P_UNDEF
#endif
#ifndef P_SPORT0_DRPRI
#define P_SPORT0_DRPRI P_UNDEF
#endif
#ifndef P_SPORT0_RSCLK
#define P_SPORT0_RSCLK P_UNDEF
#endif
#ifndef P_SD_D0
#define P_SD_D0 P_UNDEF
#endif
#ifndef P_SD_D1
#define P_SD_D1 P_UNDEF
#endif
#ifndef P_SD_D2
#define P_SD_D2 P_UNDEF
#endif
#ifndef P_SD_D3
#define P_SD_D3 P_UNDEF
#endif
#ifndef P_SD_CLK
#define P_SD_CLK P_UNDEF
#endif
#ifndef P_SD_CMD
#define P_SD_CMD P_UNDEF
#endif
#ifndef P_MMCLK
#define P_MMCLK P_UNDEF
#endif
#ifndef P_MBCLK
#define P_MBCLK P_UNDEF
#endif
#ifndef P_PPI1_D0
#define P_PPI1_D0 P_UNDEF
#endif
#ifndef P_PPI1_D1
#define P_PPI1_D1 P_UNDEF
#endif
#ifndef P_PPI1_D2
#define P_PPI1_D2 P_UNDEF
#endif
#ifndef P_PPI1_D3
#define P_PPI1_D3 P_UNDEF
#endif
#ifndef P_PPI1_D4
#define P_PPI1_D4 P_UNDEF
#endif
#ifndef P_PPI1_D5
#define P_PPI1_D5 P_UNDEF
#endif
#ifndef P_PPI1_D6
#define P_PPI1_D6 P_UNDEF
#endif
#ifndef P_PPI1_D7
#define P_PPI1_D7 P_UNDEF
#endif
#ifndef P_PPI1_D8
#define P_PPI1_D8 P_UNDEF
#endif
#ifndef P_PPI1_D9
#define P_PPI1_D9 P_UNDEF
#endif
#ifndef P_PPI1_D10
#define P_PPI1_D10 P_UNDEF
#endif
#ifndef P_PPI1_D11
#define P_PPI1_D11 P_UNDEF
#endif
#ifndef P_PPI1_D12
#define P_PPI1_D12 P_UNDEF
#endif
#ifndef P_PPI1_D13
#define P_PPI1_D13 P_UNDEF
#endif
#ifndef P_PPI1_D14
#define P_PPI1_D14 P_UNDEF
#endif
#ifndef P_PPI1_D15
#define P_PPI1_D15 P_UNDEF
#endif
#ifndef P_HOST_D8
#define P_HOST_D8 P_UNDEF
#endif
#ifndef P_HOST_D9
#define P_HOST_D9 P_UNDEF
#endif
#ifndef P_HOST_D10
#define P_HOST_D10 P_UNDEF
#endif
#ifndef P_HOST_D11
#define P_HOST_D11 P_UNDEF
#endif
#ifndef P_HOST_D12
#define P_HOST_D12 P_UNDEF
#endif
#ifndef P_HOST_D13
#define P_HOST_D13 P_UNDEF
#endif
#ifndef P_HOST_D14
#define P_HOST_D14 P_UNDEF
#endif
#ifndef P_HOST_D15
#define P_HOST_D15 P_UNDEF
#endif
#ifndef P_HOST_D0
#define P_HOST_D0 P_UNDEF
#endif
#ifndef P_HOST_D1
#define P_HOST_D1 P_UNDEF
#endif
#ifndef P_HOST_D2
#define P_HOST_D2 P_UNDEF
#endif
#ifndef P_HOST_D3
#define P_HOST_D3 P_UNDEF
#endif
#ifndef P_HOST_D4
#define P_HOST_D4 P_UNDEF
#endif
#ifndef P_HOST_D5
#define P_HOST_D5 P_UNDEF
#endif
#ifndef P_HOST_D6
#define P_HOST_D6 P_UNDEF
#endif
#ifndef P_HOST_D7
#define P_HOST_D7 P_UNDEF
#endif
#ifndef P_SPORT1_TFS
#define P_SPORT1_TFS P_UNDEF
#endif
#ifndef P_SPORT1_DTSEC
#define P_SPORT1_DTSEC P_UNDEF
#endif
#ifndef P_SPORT1_DTPRI
#define P_SPORT1_DTPRI P_UNDEF
#endif
#ifndef P_SPORT1_TSCLK
#define P_SPORT1_TSCLK P_UNDEF
#endif
#ifndef P_SPORT1_RFS
#define P_SPORT1_RFS P_UNDEF
#endif
#ifndef P_SPORT1_DRSEC
#define P_SPORT1_DRSEC P_UNDEF
#endif
#ifndef P_SPORT1_DRPRI
#define P_SPORT1_DRPRI P_UNDEF
#endif
#ifndef P_SPORT1_RSCLK
#define P_SPORT1_RSCLK P_UNDEF
#endif
#ifndef P_PPI2_D0
#define P_PPI2_D0 P_UNDEF
#endif
#ifndef P_PPI2_D1
#define P_PPI2_D1 P_UNDEF
#endif
#ifndef P_PPI2_D2
#define P_PPI2_D2 P_UNDEF
#endif
#ifndef P_PPI2_D3
#define P_PPI2_D3 P_UNDEF
#endif
#ifndef P_PPI2_D4
#define P_PPI2_D4 P_UNDEF
#endif
#ifndef P_PPI2_D5
#define P_PPI2_D5 P_UNDEF
#endif
#ifndef P_PPI2_D6
#define P_PPI2_D6 P_UNDEF
#endif
#ifndef P_PPI2_D7
#define P_PPI2_D7 P_UNDEF
#endif
#ifndef P_PPI0_D18
#define P_PPI0_D18 P_UNDEF
#endif
#ifndef P_PPI0_D19
#define P_PPI0_D19 P_UNDEF
#endif
#ifndef P_PPI0_D20
#define P_PPI0_D20 P_UNDEF
#endif
#ifndef P_PPI0_D21
#define P_PPI0_D21 P_UNDEF
#endif
#ifndef P_PPI0_D22
#define P_PPI0_D22 P_UNDEF
#endif
#ifndef P_PPI0_D23
#define P_PPI0_D23 P_UNDEF
#endif
#ifndef P_KEY_ROW0
#define P_KEY_ROW0 P_UNDEF
#endif
#ifndef P_KEY_ROW1
#define P_KEY_ROW1 P_UNDEF
#endif
#ifndef P_KEY_ROW2
#define P_KEY_ROW2 P_UNDEF
#endif
#ifndef P_KEY_ROW3
#define P_KEY_ROW3 P_UNDEF
#endif
#ifndef P_KEY_COL0
#define P_KEY_COL0 P_UNDEF
#endif
#ifndef P_KEY_COL1
#define P_KEY_COL1 P_UNDEF
#endif
#ifndef P_KEY_COL2
#define P_KEY_COL2 P_UNDEF
#endif
#ifndef P_KEY_COL3
#define P_KEY_COL3 P_UNDEF
#endif
#ifndef P_SPI0_SCK
#define P_SPI0_SCK P_UNDEF
#endif
#ifndef P_SPI0_MISO
#define P_SPI0_MISO P_UNDEF
#endif
#ifndef P_SPI0_MOSI
#define P_SPI0_MOSI P_UNDEF
#endif
#ifndef P_SPI0_SS
#define P_SPI0_SS P_UNDEF
#endif
#ifndef P_SPI0_SSEL1
#define P_SPI0_SSEL1 P_UNDEF
#endif
#ifndef P_SPI0_SSEL2
#define P_SPI0_SSEL2 P_UNDEF
#endif
#ifndef P_SPI0_SSEL3
#define P_SPI0_SSEL3 P_UNDEF
#endif
#ifndef P_SPI0_SSEL4
#define P_SPI0_SSEL4 P_UNDEF
#endif
#ifndef P_SPI0_SSEL5
#define P_SPI0_SSEL5 P_UNDEF
#endif
#ifndef P_SPI0_SSEL6
#define P_SPI0_SSEL6 P_UNDEF
#endif
#ifndef P_SPI0_SSEL7
#define P_SPI0_SSEL7 P_UNDEF
#endif
#ifndef P_UART0_TX
#define P_UART0_TX P_UNDEF
#endif
#ifndef P_UART0_RX
#define P_UART0_RX P_UNDEF
#endif
#ifndef P_UART1_RTS
#define P_UART1_RTS P_UNDEF
#endif
#ifndef P_UART1_CTS
#define P_UART1_CTS P_UNDEF
#endif
#ifndef P_PPI1_CLK
#define P_PPI1_CLK P_UNDEF
#endif
#ifndef P_PPI1_FS1
#define P_PPI1_FS1 P_UNDEF
#endif
#ifndef P_PPI1_FS2
#define P_PPI1_FS2 P_UNDEF
#endif
#ifndef P_TWI0_SCL
#define P_TWI0_SCL P_UNDEF
#endif
#ifndef P_TWI0_SDA
#define P_TWI0_SDA P_UNDEF
#endif
#ifndef P_KEY_COL7
#define P_KEY_COL7 P_UNDEF
#endif
#ifndef P_KEY_ROW6
#define P_KEY_ROW6 P_UNDEF
#endif
#ifndef P_KEY_COL6
#define P_KEY_COL6 P_UNDEF
#endif
#ifndef P_KEY_ROW5
#define P_KEY_ROW5 P_UNDEF
#endif
#ifndef P_KEY_COL5
#define P_KEY_COL5 P_UNDEF
#endif
#ifndef P_KEY_ROW4
#define P_KEY_ROW4 P_UNDEF
#endif
#ifndef P_KEY_COL4
#define P_KEY_COL4 P_UNDEF
#endif
#ifndef P_KEY_ROW7
#define P_KEY_ROW7 P_UNDEF
#endif
#ifndef P_PPI0_D0
#define P_PPI0_D0 P_UNDEF
#endif
#ifndef P_PPI0_D1
#define P_PPI0_D1 P_UNDEF
#endif
#ifndef P_PPI0_D2
#define P_PPI0_D2 P_UNDEF
#endif
#ifndef P_PPI0_D3
#define P_PPI0_D3 P_UNDEF
#endif
#ifndef P_PPI0_D4
#define P_PPI0_D4 P_UNDEF
#endif
#ifndef P_PPI0_D5
#define P_PPI0_D5 P_UNDEF
#endif
#ifndef P_PPI0_D6
#define P_PPI0_D6 P_UNDEF
#endif
#ifndef P_PPI0_D7
#define P_PPI0_D7 P_UNDEF
#endif
#ifndef P_PPI0_D8
#define P_PPI0_D8 P_UNDEF
#endif
#ifndef P_PPI0_D9
#define P_PPI0_D9 P_UNDEF
#endif
#ifndef P_PPI0_D10
#define P_PPI0_D10 P_UNDEF
#endif
#ifndef P_PPI0_D11
#define P_PPI0_D11 P_UNDEF
#endif
#ifndef P_PPI0_D12
#define P_PPI0_D12 P_UNDEF
#endif
#ifndef P_PPI0_D13
#define P_PPI0_D13 P_UNDEF
#endif
#ifndef P_PPI0_D14
#define P_PPI0_D14 P_UNDEF
#endif
#ifndef P_PPI0_D15
#define P_PPI0_D15 P_UNDEF
#endif
#ifndef P_ATAPI_D0A
#define P_ATAPI_D0A P_UNDEF
#endif
#ifndef P_ATAPI_D1A
#define P_ATAPI_D1A P_UNDEF
#endif
#ifndef P_ATAPI_D2A
#define P_ATAPI_D2A P_UNDEF
#endif
#ifndef P_ATAPI_D3A
#define P_ATAPI_D3A P_UNDEF
#endif
#ifndef P_ATAPI_D4A
#define P_ATAPI_D4A P_UNDEF
#endif
#ifndef P_ATAPI_D5A
#define P_ATAPI_D5A P_UNDEF
#endif
#ifndef P_ATAPI_D6A
#define P_ATAPI_D6A P_UNDEF
#endif
#ifndef P_ATAPI_D7A
#define P_ATAPI_D7A P_UNDEF
#endif
#ifndef P_ATAPI_D8A
#define P_ATAPI_D8A P_UNDEF
#endif
#ifndef P_ATAPI_D9A
#define P_ATAPI_D9A P_UNDEF
#endif
#ifndef P_ATAPI_D10A
#define P_ATAPI_D10A P_UNDEF
#endif
#ifndef P_ATAPI_D11A
#define P_ATAPI_D11A P_UNDEF
#endif
#ifndef P_ATAPI_D12A
#define P_ATAPI_D12A P_UNDEF
#endif
#ifndef P_ATAPI_D13A
#define P_ATAPI_D13A P_UNDEF
#endif
#ifndef P_ATAPI_D14A
#define P_ATAPI_D14A P_UNDEF
#endif
#ifndef P_ATAPI_D15A
#define P_ATAPI_D15A P_UNDEF
#endif
#ifndef P_PPI0_CLK
#define P_PPI0_CLK P_UNDEF
#endif
#ifndef P_PPI0_FS1
#define P_PPI0_FS1 P_UNDEF
#endif
#ifndef P_PPI0_FS2
#define P_PPI0_FS2 P_UNDEF
#endif
#ifndef P_PPI0_D16
#define P_PPI0_D16 P_UNDEF
#endif
#ifndef P_PPI0_D17
#define P_PPI0_D17 P_UNDEF
#endif
#ifndef P_SPI1_SSEL1
#define P_SPI1_SSEL1 P_UNDEF
#endif
#ifndef P_SPI1_SSEL2
#define P_SPI1_SSEL2 P_UNDEF
#endif
#ifndef P_SPI1_SSEL3
#define P_SPI1_SSEL3 P_UNDEF
#endif
#ifndef P_SPI1_SSEL4
#define P_SPI1_SSEL4 P_UNDEF
#endif
#ifndef P_SPI1_SSEL5
#define P_SPI1_SSEL5 P_UNDEF
#endif
#ifndef P_SPI1_SSEL6
#define P_SPI1_SSEL6 P_UNDEF
#endif
#ifndef P_SPI1_SSEL7
#define P_SPI1_SSEL7 P_UNDEF
#endif
#ifndef P_SPI1_SCK
#define P_SPI1_SCK P_UNDEF
#endif
#ifndef P_SPI1_MISO
#define P_SPI1_MISO P_UNDEF
#endif
#ifndef P_SPI1_MOSI
#define P_SPI1_MOSI P_UNDEF
#endif
#ifndef P_SPI1_SS
#define P_SPI1_SS P_UNDEF
#endif
#ifndef P_CAN0_TX
#define P_CAN0_TX P_UNDEF
#endif
#ifndef P_CAN0_RX
#define P_CAN0_RX P_UNDEF
#endif
#ifndef P_CAN1_TX
#define P_CAN1_TX P_UNDEF
#endif
#ifndef P_CAN1_RX
#define P_CAN1_RX P_UNDEF
#endif
#ifndef P_ATAPI_A0A
#define P_ATAPI_A0A P_UNDEF
#endif
#ifndef P_ATAPI_A1A
#define P_ATAPI_A1A P_UNDEF
#endif
#ifndef P_ATAPI_A2A
#define P_ATAPI_A2A P_UNDEF
#endif
#ifndef P_HOST_CE
#define P_HOST_CE P_UNDEF
#endif
#ifndef P_HOST_RD
#define P_HOST_RD P_UNDEF
#endif
#ifndef P_HOST_WR
#define P_HOST_WR P_UNDEF
#endif
#ifndef P_MTXONB
#define P_MTXONB P_UNDEF
#endif
#ifndef P_PPI2_FS2
#define P_PPI2_FS2 P_UNDEF
#endif
#ifndef P_PPI2_FS1
#define P_PPI2_FS1 P_UNDEF
#endif
#ifndef P_PPI2_CLK
#define P_PPI2_CLK P_UNDEF
#endif
#ifndef P_CNT_CZM
#define P_CNT_CZM P_UNDEF
#endif
#ifndef P_UART1_TX
#define P_UART1_TX P_UNDEF
#endif
#ifndef P_UART1_RX
#define P_UART1_RX P_UNDEF
#endif
#ifndef P_ATAPI_RESET
#define P_ATAPI_RESET P_UNDEF
#endif
#ifndef P_HOST_ADDR
#define P_HOST_ADDR P_UNDEF
#endif
#ifndef P_HOST_ACK
#define P_HOST_ACK P_UNDEF
#endif
#ifndef P_MTX
#define P_MTX P_UNDEF
#endif
#ifndef P_MRX
#define P_MRX P_UNDEF
#endif
#ifndef P_MRXONB
#define P_MRXONB P_UNDEF
#endif
#ifndef P_A4
#define P_A4 P_UNDEF
#endif
#ifndef P_A5
#define P_A5 P_UNDEF
#endif
#ifndef P_A6
#define P_A6 P_UNDEF
#endif
#ifndef P_A7
#define P_A7 P_UNDEF
#endif
#ifndef P_A8
#define P_A8 P_UNDEF
#endif
#ifndef P_A9
#define P_A9 P_UNDEF
#endif
#ifndef P_PPI1_FS3
#define P_PPI1_FS3 P_UNDEF
#endif
#ifndef P_PPI2_FS3
#define P_PPI2_FS3 P_UNDEF
#endif
#ifndef P_TMR8
#define P_TMR8 P_UNDEF
#endif
#ifndef P_TMR9
#define P_TMR9 P_UNDEF
#endif
#ifndef P_TMR10
#define P_TMR10 P_UNDEF
#endif
#ifndef P_TMR11
#define P_TMR11 P_UNDEF
#endif
#ifndef P_DMAR0
#define P_DMAR0 P_UNDEF
#endif
#ifndef P_DMAR1
#define P_DMAR1 P_UNDEF
#endif
#ifndef P_PPI0_FS3
#define P_PPI0_FS3 P_UNDEF
#endif
#ifndef P_CNT_CDG
#define P_CNT_CDG P_UNDEF
#endif
#ifndef P_CNT_CUD
#define P_CNT_CUD P_UNDEF
#endif
#ifndef P_A10
#define P_A10 P_UNDEF
#endif
#ifndef P_A11
#define P_A11 P_UNDEF
#endif
#ifndef P_A12
#define P_A12 P_UNDEF
#endif
#ifndef P_A13
#define P_A13 P_UNDEF
#endif
#ifndef P_A14
#define P_A14 P_UNDEF
#endif
#ifndef P_A15
#define P_A15 P_UNDEF
#endif
#ifndef P_A16
#define P_A16 P_UNDEF
#endif
#ifndef P_A17
#define P_A17 P_UNDEF
#endif
#ifndef P_A18
#define P_A18 P_UNDEF
#endif
#ifndef P_A19
#define P_A19 P_UNDEF
#endif
#ifndef P_A20
#define P_A20 P_UNDEF
#endif
#ifndef P_A21
#define P_A21 P_UNDEF
#endif
#ifndef P_A22
#define P_A22 P_UNDEF
#endif
#ifndef P_A23
#define P_A23 P_UNDEF
#endif
#ifndef P_A24
#define P_A24 P_UNDEF
#endif
#ifndef P_A25
#define P_A25 P_UNDEF
#endif
#ifndef P_NOR_CLK
#define P_NOR_CLK P_UNDEF
#endif
#ifndef P_TMRCLK
#define P_TMRCLK P_UNDEF
#endif
#ifndef P_AMC_ARDY_NOR_WAIT
#define P_AMC_ARDY_NOR_WAIT P_UNDEF
#endif
#ifndef P_NAND_CE
#define P_NAND_CE P_UNDEF
#endif
#ifndef P_NAND_RB
#define P_NAND_RB P_UNDEF
#endif
#ifndef P_ATAPI_DIOR
#define P_ATAPI_DIOR P_UNDEF
#endif
#ifndef P_ATAPI_DIOW
#define P_ATAPI_DIOW P_UNDEF
#endif
#ifndef P_ATAPI_CS0
#define P_ATAPI_CS0 P_UNDEF
#endif
#ifndef P_ATAPI_CS1
#define P_ATAPI_CS1 P_UNDEF
#endif
#ifndef P_ATAPI_DMACK
#define P_ATAPI_DMACK P_UNDEF
#endif
#ifndef P_ATAPI_DMARQ
#define P_ATAPI_DMARQ P_UNDEF
#endif
#ifndef P_ATAPI_INTRQ
#define P_ATAPI_INTRQ P_UNDEF
#endif
#ifndef P_ATAPI_IORDY
#define P_ATAPI_IORDY P_UNDEF
#endif
#ifndef P_AMC_BR
#define P_AMC_BR P_UNDEF
#endif
#ifndef P_AMC_BG
#define P_AMC_BG P_UNDEF
#endif
#ifndef P_AMC_BGH
#define P_AMC_BGH P_UNDEF
#endif
/* EMAC */
#ifndef P_MII0_ETxD0
#define P_MII0_ETxD0 P_UNDEF
#endif
#ifndef P_MII0_ETxD1
#define P_MII0_ETxD1 P_UNDEF
#endif
#ifndef P_MII0_ETxD2
#define P_MII0_ETxD2 P_UNDEF
#endif
#ifndef P_MII0_ETxD3
#define P_MII0_ETxD3 P_UNDEF
#endif
#ifndef P_MII0_ETxEN
#define P_MII0_ETxEN P_UNDEF
#endif
#ifndef P_MII0_TxCLK
#define P_MII0_TxCLK P_UNDEF
#endif
#ifndef P_MII0_PHYINT
#define P_MII0_PHYINT P_UNDEF
#endif
#ifndef P_MII0_COL
#define P_MII0_COL P_UNDEF
#endif
#ifndef P_MII0_ERxD0
#define P_MII0_ERxD0 P_UNDEF
#endif
#ifndef P_MII0_ERxD1
#define P_MII0_ERxD1 P_UNDEF
#endif
#ifndef P_MII0_ERxD2
#define P_MII0_ERxD2 P_UNDEF
#endif
#ifndef P_MII0_ERxD3
#define P_MII0_ERxD3 P_UNDEF
#endif
#ifndef P_MII0_ERxDV
#define P_MII0_ERxDV P_UNDEF
#endif
#ifndef P_MII0_ERxCLK
#define P_MII0_ERxCLK P_UNDEF
#endif
#ifndef P_MII0_ERxER
#define P_MII0_ERxER P_UNDEF
#endif
#ifndef P_MII0_CRS
#define P_MII0_CRS P_UNDEF
#endif
#ifndef P_RMII0_REF_CLK
#define P_RMII0_REF_CLK P_UNDEF
#endif
#ifndef P_RMII0_MDINT
#define P_RMII0_MDINT P_UNDEF
#endif
#ifndef P_RMII0_CRS_DV
#define P_RMII0_CRS_DV P_UNDEF
#endif
#ifndef P_MDC
#define P_MDC P_UNDEF
#endif
#ifndef P_MDIO
#define P_MDIO P_UNDEF
#endif
#endif /* _PORTMUX_H_ */
|
